




تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: معماری کامپیووتر

روش تحلیلی/ گذ درس: مهندسی کامپیووتر(نرم افزار)، مهندسی کامپیووتر(نرم افزار)، کاردانی، مهندسی کامپیووتر(گردای فناوری اطلاعات، مهندسی فناوری اطلاعات(چندبخشی)، مهندسی کامپیووتر-نرم افزار(چندبخشی)، علوم کامپیووتر(چندبخشی مهندسی کامپیووتر(سخت افزار)، چندبخشی ۱۱۱۵۱۴۳ -، مهندسی مدیریت اجرایی(چندبخشی) ۱۱۱۵۱۹۱ -، علوم، کامپیووتر ۱۱۱۹۰۱۰)

- با توجه به مدار زیر و به فرض اینکه اعداد a و f در سیستم مکمل دو باشند رابطه بین این دو عدد چهاربیتی ($F_3 F_2 F_1 F_0$) $F_0, a = A_3 A_2 A_1 A_0$ چیست؟



- ۱. f مکمل a است.
- ۲. f برابر با منفی a است.
- ۳. f برابر $a+1$ است.
- ۴. f برابر $1-a$ است.

- در مورد اعداد $x=10000$ و $y=11110000$ که بصورت مکمل ۲ نمایش داده شده اند کدام جمله صحیح است؟

- ۱. حاصل جمع x و y برابر صفر خواهد بود.
- ۲. x نشان دهنده عدد ۱۶۰ و y نشان دهنده عدد ۲۴۰ است.
- ۳. هردو نشان دهنده عدد ۱۶- هستند.
- ۴. هردو نشان دهنده عدد ۱۶ هستند.




تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: معماری کامپیوتر

و شته تحصیلی/ گد درس: مهندسی کامپیوتر(نرم افزار)، مهندسی کامپیوتر(گرافیک)، فناوری اطلاعات، مهندسی فناوری اطلاعات(چندبخشی)، مهندسی کامپیوتر-نرم افزار(چندبخشی)، علوم کامپیوتر(چندبخشی)، مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۱۴۳ -، مهندسی مدیریت اجرایی(چندبخشی) ۱۱۱۵۱۹۱ -، علوم کامپیوتر ۱۱۱۹۰۱۰

۳- در شکل زیر ثبات A با لبه بالارونده و ثبات B باله پایین رونده اطلاعات اعمال شده به ورودی خود را بار می کند. بعد از اعمال سیگнал clock چه اتفاقی می افتد؟



۱. ثبات A با مقدار $B+A$ و ثبات B با صفر بار می شود.
۲. هردو ثبات A و B با مقدار $A+B$ بار می شوند.
۳. محتوای دو ثبات A و B جایجا می شود.
۴. محتوای دو ثبات تغییر نمی کند.

۴- کدام عبارت صحیح است؟

۱. برای پیاده سازی گذرگاه مشترک با وجود ۸ ثبات ۱۶ بیتی، جهت پیاده سازی با روش بافر سه حالته به ۱۲۸ بافر ۳ حالته و یک رمزگشای 3×8 نیاز است و جهت پیاده سازی با $16 \times 1 MUX$ به $8 \times 1 MUX$ نیاز است.
۲. برای پیاده سازی گذرگاه مشترک با وجود ۸ ثبات ۱۶ بیتی، جهت پیاده سازی با روش بافر سه حالته به ۶۴ بافر ۳ حالته و یک رمزگشای 4×16 نیاز است و جهت پیاده سازی با $16 \times 1 MUX$ به $8 \times 1 MUX$ نیاز است.
۳. برای پیاده سازی گذرگاه مشترک با وجود ۸ ثبات ۱۶ بیتی، جهت پیاده سازی با روش بافر سه حالته به ۱۲۸ بافر ۳ حالته و یک رمزگشای 4×16 نیاز است و جهت پیاده سازی با $8 \times 1 MUX$ به $16 \times 1 MUX$ نیاز است.
۴. برای پیاده سازی گذرگاه مشترک با وجود ۸ ثبات ۱۶ بیتی، جهت پیاده سازی با روش بافر سه حالته به ۶۴ بافر ۳ حالته و یک رمزگشای 3×8 نیاز است و جهت پیاده سازی با $8 \times 1 MUX$ به $16 \times 1 MUX$ نیاز است.

۵- در یک ماشین یک آدرس، کمترین تعداد دستورات لازم برای تعویض محتویات دو خانه حافظه با آدرس های x و y چقدر است؟

۳ . ۴

۴ . ۳

۵ . ۲

۶ . ۱



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: معماری کامپیوتر

روش تحصیلی/ گذ درس: مهندسی کامپیوتر(نرم افزار)، مهندسی فناوری اطلاعات(چندبخشی)، مهندسی کامپیوتر(گردش فناوری اطلاعات، مهندسی فناوری اطلاعات(چندبخشی)، مهندسی کامپیوتر-نرم افزار(چندبخشی)، علوم کامپیوتر(چندبخشی)، مهندسی کامپیوتر(سخت افزار(چندبخشی ۱۱۱۵۱۴۳ -، مهندسی مدیریت اجرایی(چندبخشی) ۱۱۱۵۱۹۱ -، علوم کامپیوتر ۱۱۱۹۰۱۰)

۶- بافرض داشتن یک ماشین پشته ای (stack machine) مشخص کنید دستورات زیر کدام عبارت را اجرا می کند؟

PUSH A

PUSH B

MUL

PUSH C

SUB

PUSH D

DIV

PUSH C

PUSH E

DIV

PUSH A

ADD

PUSH B

PUSH F

MUL

SUB

ADD

$$X = (A * B - C) / D + (C / E + A - B * F) \quad .\text{۲}$$

$$X = (A * B / D - C) + (C + A - B * F / E) \quad .\text{۱}$$

$$X = (A * B / C - D + A - B * F * C / E) \quad .\text{۴}$$

$$X = (A / D * B - C) + (A - B * F * C / E) \quad .\text{۳}$$



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: معماری کامپیوتر

و شته تحصیلی/ گد درس: مهندسی کامپیوتر(نرم افزار)، مهندسی فناوری اطلاعات(چندبخشی)، مهندسی کامپیوتر(گرافیک فناوری اطلاعات)، مهندسی فناوری اطلاعات(چندبخشی)، مهندسی کامپیوتر-نرم افزار(چندبخشی)، علوم کامپیوتر(چندبخشی) مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۱۴۳ -، مهندسی مدیریت اجرایی(چندبخشی) ۱۱۱۵۱۹۱ -، علوم، کامپیوتر ۱۱۱۹۰۱۰

۷- جدول زیر محتوا و آدرس بخشی از حافظه اصلی یک کامپیوتر را نشان می دهد. (هر دو گروه در مبنای ۵ هستند)

۶۵ ۶۶ ۱۵۹ ۱۴۱ ۱۴۷ ۲۵۵ ۴۴۰ ۹۹۹ ۱۰۰۰ ۱۰۰۵ آدرس

۱۳۹ ۱۴۱ ۴۱ ۱۵۹ ۱۷۰ ۸۵ ۹۶ ۱۴۱ ۱۲ ۱۵۹ محتوا

(۱) محتوای ثبات **Index** درست قبل از اجرای این دستور العمل برابر شش است.

(۲) هیچ رجیستر دیگری در تعیین آدرس نهایی دخالت ندارد.

(۳) علامت @ به معنی آدرس دهی غیرمستقیم است.

مطلوب است محتوای رجیستر **R₁** بعد از اجرای دستور العمل زیر در این ماشین:

LOAD R₁ , Index , @999

۱۷۰ . ۴

۱۵۹ . ۳

۱۴۷ . ۲

۱۴۱ . ۱




تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: معماری کامپیووتر

روش تحصیلی/ گذ درس: مهندسی کامپیووتر(نرم افزار)، مهندسی کامپیووتر(گرافیک)، فناوری اطلاعات، مهندسی فناوری اطلاعات(چندبخشی)، مهندسی کامپیووتر-نرم افزار(چندبخشی)، علوم کامپیووتر(چندبخشی)، مهندسی کامپیووتر(سخت افزار) چندبخشی ۱۱۱۵۱۴۳ -، مهندسی مدیریت اجرایی(چندبخشی) ۱۱۱۵۱۹۱ -، علوم کامپیووتر ۱۱۱۹۰۱۰

۸- ساختار گذرگاه روبرو را در نظر بگیرید.

مجموعه خطوط F, E, D, C, B, A هر کدام چند بیتی هستند؟

۱. ۲، ۱، ۲، ۲، ۳۲، ۳۲

۲. ۱۶، ۱۶، ۴، ۴، ۳، ۴

۳. ۲، ۱، ۲، ۲، ۳۲

۴. ۱۶، ۱۶، ۲، ۲، ۱




تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: معماری کامپیووتر

رشته تحصیلی/ گذ درس: مهندسی کامپیووتر(نرم افزار)، مهندسی کامپیووتر(گرافیک)، فناوری اطلاعات، مهندسی فناوری اطلاعات(چندبخشی)، مهندسی کامپیووتر-نرم افزار(چندبخشی)، علوم کامپیووتر(چندبخشی)، مهندسی کامپیووتر(سخت افزار) چندبخشی ۱۱۱۵۱۴۳ -، مهندسی مدیریت اجرایی(چندبخشی) ۱۱۱۵۱۹۱ -، علوم کامپیووتر ۱۱۱۹۰۱۰

۹- به فرض داشتن سیستم نمایش اعداد مکمل ۲، مقدار تولید شده S در مدار زیر چیست؟



$$\text{if } f=0 \text{ then } S = A + B - C \text{ else } S = A - B + C \quad .1$$

$$\text{if } f=0 \text{ then } S = A - B - C \text{ else } S = A + B - C \quad .2$$

$$\text{if } f=1 \text{ then } S = A + B - C + 1 \text{ else } S = A - B + C + 1 \quad .3$$

$$\text{if } f=1 \text{ then } S = A + B + C + 1 \text{ else } S = A + B - C + 1 \quad .4$$

۱۰- کدامیک از جملات زیر در مورد دوپردازنده هم نسل (بایک تکنولوژی) صحیح نیست؟

۱. دستورالعمل های یک پردازنده RISC نسبتا ساده تر از یک پردازنده CISC است.

۲. حجم سخت افزار RISC (تعداد ترانزیستورها) خیلی بیشتر از CISC است.

۳. تعداد دستورالعمل های یک پردازنده RISC از یک پردازنده CISC کمتر است.

۴. تعداد دستورالعمل هایی که در واحد زمان به اجرا درمی آید در RISC بیشتر از CISC است.



زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۵

تعداد سوالات : تستی : ۲۵ تشریحی : ۵

دوس : معماری کامپیووتر

روش تحلیلی / گد درس : مهندسی کامپیووتر (نرم افزار)، مهندسی فناوری اطلاعات، مهندسی فناوری اطلاعات (چندبخشی)، مهندسی کامپیووتر - نرم افزار (چندبخشی)، علوم کامپیووتر (چندبخشی)، مهندسی کامپیووتر (سخت افزار) چندبخشی ۱۱۱۵۱۴۳ -، مهندسی مدیریت اجرایی (چندبخشی) ۱۱۱۵۱۹۱ -، علوم کامپیووتر ۱۱۱۹۰۱۰

- ۱۱- اگر بخواهیم ضرب $B = (110011)_2$ را در $A = (101110)_2$ با اعمال کد بوت (booth) انجام دهیم به ترتیب چند عمل و چند عمل Add/Sub باید انجام دهیم؟

3 Add/ sub , 6 shift . ۲

4 Add/ sub , 5 shift . ۱

8 Add/ sub , 6 shift . ۴

6 Add/ sub , 6 shift . ۳

- ۱۲- برای طراحی یک ضرب کننده آرایه ای (Array multiplier) برای ضرب یک عدد ۲۴ بیتی در یک عدد ۱۶ بیتی به چه عناصری نیاز داریم؟


۱. ۲۵۳ گیت AND و ۲۳ جمع کننده ۱۶ بیتی

۱. ۲۵۳ گیت AND و ۲۳ جمع کننده ۱۶ بیتی

۳. ۴۰ گیت AND و ۱۶ جمع کننده ۲۴ بیتی

۳. ۴۰ گیت AND و ۲۴ جمع کننده ۱۶ بیتی

- ۱۳- برای انجام عملیاتی ۱۶ بیتی از ۴ واحد عملیاتی زیر استفاده شده است. این چهار واحد با روش ripple carry (اتصال خروجی یک واحد به ورودی carry واحد بعدی) به یکدیگر متصل شده اند. چنانچه یکی از ورودی های ۱۶ بیتی ۳۷۵۰ وورودی دیگر باشد نتیجه ی خروجی ۱۶ بیتی چه خواهد بود؟



۳۵۱۰ . ۴

۳۵۹۰ . ۳

CEBO . ۲

۱۳۵۱۰ . ۱



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: معماری کامپیوتر

روش تحصیلی/ گذ درس: مهندسی کامپیوتر(نرم افزار)، مهندسی کامپیوتر(نرم افزار) کاردانی، مهندسی کامپیوتر(گرافیک) فناوری اطلاعات، مهندسی فناوری اطلاعات (چندبخشی)، مهندسی کامپیوتر-نرم افزار(چندبخشی)، علوم کامپیوتر(چندبخشی)، مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۱۴۳ -، مهندسی مدیریت اجرایی (چندبخشی) ۱۱۱۵۱۹۱ -، علوم کامپیوتر ۱۱۱۹۰۱۰

۱۴- یک واحد محاسباتی لوله ای دارای پنج قسمت با زمان احرای ns 64، ns36، ns39، ns23، ns28 است. اگر از ثبات های ns ۱۸ در بین قسمت های مختلف لوله استفاده شده باشد. حداقل تسریع این واحد محاسباتی نسبت به تاخیر غیر خط لوله ای برای اجرای یک برنامه با تعداد دستورات زیاد چقدر است؟

۷/۹۲ . ۴

۵ . ۳

۳/۵ . ۲

۲/۹۲ . ۱

۱۵- در یک سیستم pipeline با پنج مرحله write، fetch، decode، operand fetch، execute بین دستورات زیر چند دستور NOP باید قرار بگیرد تا pipeline پر باشد؟ (منظور از [move x, y] انتقال اطلاعات خانه حافظه y در رجیستر x است).

۱- *mov r₁, r₂*

۲- *move r₄, r₅*

۳- *move r₂, [100]*

۱. بین اول و دوم صفر و بین دوم و سوم یک

۳. بین اول و دوم یک و بین دوم و سوم یک

۲. بین اول و دوم صفر و بین دوم و سوم دو

۴. بین اول و دوم صفر و بین دوم و سوم صفر




تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: معماری کامپیوتر

و شته تحصیلی/ گد درس: مهندسی کامپیوتر(نرم افزار)، مهندسی کامپیوتر(گرافیک)، فناوری اطلاعات، مهندسی فناوری اطلاعات(چندبخشی)، مهندسی کامپیوتر-نرم افزار(چندبخشی)، علوم کامپیوتر(چندبخشی)، مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۱۴۳ -، مهندسی مدیریت اجرایی(چندبخشی) ۱۱۱۵۱۹۱ -، علوم کامپیوتر ۱۱۱۹۰۱۰

۱۶- شکل زیر بخشی از واحد کنترل ریزبرنامه پذیر می باشد. مشخص کنید اگر $A = 36$ و $select = (010)$ و $CAR = 20$ و پردازنده دستور R_1-R_2 را اجرا کرده باشد کدام گزاره صحیح است؟ (تفريق به روش مکمل دو اجام می شود)



$$\text{if } (R_1 \geq R_2) \text{ then } CAR \leftarrow 36 \text{ else } CAR \leftarrow 21 \quad 1) . 1$$

$$\text{if } (R_1 > R_2) \text{ then } CAR \leftarrow 21 \text{ else } CAR \leftarrow 36 \quad 1) . 2$$

$$\text{if } (R_1 \leq R_2) \text{ then } CAR \leftarrow 21 \text{ else } CAR \leftarrow 36 \quad 1) . 3$$

$$\text{if } (R_1 < R_2) \text{ then } CAR \leftarrow 36 \text{ else } CAR \leftarrow 21 \quad 1) . 4$$

۱۷- در طراحی حافظه از دو لایه (L_1, L_2) استفاده شده است. تاخیر دستیابی به L_1 برابر 1ns و برای L_2 برابر 10ns است. زمان دستیابی به حافظه اصلی برای یک بلوک 100ns می باشد. اگر در صد خطای (miss) برای L_1 و L_2 به ترتیب 10% و 50% باشد متوسط زمان رجوع به حافظه حدوداً چقدر است؟

.۴ ۶۱ns

.۳ ۶۰ns

.۲ ۱۱ns

.۱ ۷ns



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: معماری کامپیوتر

روش تحصیلی/ گذ درس: مهندسی کامپیوتر(نرم افزار)، مهندسی کامپیوتر(چندبخشی)، مهندسی کامپیوتر(گرافیک)، فناوری اطلاعات، مهندسی فناوری اطلاعات(چندبخشی)، مهندسی کامپیوتر-نرم افزار(چندبخشی)، علوم کامپیوتر(چندبخشی)، مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۱۴۳ -، مهندسی مدیریت اجرایی(چندبخشی) ۱۱۱۵۱۹۱ -، علوم کامپیوتر ۱۱۱۹۰۱۰

۱۸- در یک سیستم سلسله مراتب حافظه یک حافظه cache و یک حافظه اصلی وجود دارد کلمات حافظه اصلی ۴ بایتی می باشند و حافظه از ۴ بلاک تشکیل شده است حجم هر بلاک ۸ کلمه است. حجم حافظه cache نیز برابر ۸ بلاک است و ساختار حافظه two-way set-associative cache است تعدادیت های مورد نیاز برای فیلد های tag، word و word که در آدرس دهی حافظه استفاده می شود چقدر است؟

$$\text{tag} = 4, \text{set} = 2, \text{word} = 5 . 2$$

$$\text{tag} = 4, \text{set} = 2, \text{word} = 3 . 1$$


$$\text{tag} = 5, \text{set} = 1, \text{word} = 5 . 4$$

$$\text{tag} = 5, \text{set} = 1, \text{word} = 3 . 3$$

۱۹- مفهوم سرریزی و مکانیزم های کنترل آن :

۱. به دلیل محدودیت اندازه ثباتها مطرح می شوند.
۲. به دلیل افزایش سرعت پردازنده مطرح می شود.
۳. به منظور گسترش کارایی ثباتها مطرح می شود.

۲۰- شکل مقابل معرف چیست؟



۲. اولیت بندی وقفه با روش polling

۱. اولیت بندی وقفه با روش موازی

۴. مدار مربوطه به درخواست و تایید وقفه های برداری

۳. یک مرحله از اولیت بندی وقفه با روش Dasiy-Chain



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: معماری کامپیووتر

روش تحصیلی/ گذ درس: مهندسی کامپیووتر(نرم افزار)، مهندسی کامپیووتر(نرم افزار) کاردانی، مهندسی کامپیووتر(گردش فناوری اطلاعات، مهندسی فناوری اطلاعات(چندبخشی)، مهندسی کامپیووتر-نرم افزار(چندبخشی)، علوم کامپیووتر(چندبخشی)، مهندسی کامپیووتر(سخت افزار) چندبخشی ۱۱۱۵۱۴۳ -، مهندسی مدیریت اجرایی(چندبخشی) ۱۱۱۵۱۹۱ -، علوم کامپیووتر ۱۱۱۹۰۱۰

۲۱- کدام گزینه در مورد روش های I/O صحیح نیست؟

۱. روش I/O programmed پردازنده اصلی را درگیر عملیات I/O می کند.
۲. روش I/O interrupted پردازنده اصلی را درگیر عملیات I/O می کند.
۳. روش I/O DMA پردازنده اصلی را درگیر عملیات I/O می کند.
۴. روش I/O باستفاده از هم پردازنده خاص I/O امکان نوشتن برنامه های مختلط از دستورات پردازنده اصلی و هم پردازنده I/O را می دهد.

۲۲- اگر رجیستر های bx و ax بایتی باشند و دستور shr دستور العمل شیفت به سمت راست و دستور and دستور العمل منطقی و دستور Mov دستور العمل انتقال که محتويات اپرند دوم رادر اول انتقال می دهد. قطعه برنامه زیر چه عملی انجام می دهد؟

Mov bx , ax

Shr ax, 1

Shr ax ,1

Shr ax ,1

And bx , 7

۱. محتويات رجیستر ax را بر ۸ تقسیم می کند و خارج قسمت رادر رجیستر ax قرار می دهد و باقی مانده رام حسابه نمی کند.

۲. محتويات رجیستر ax را بر ۸ تقسیم می کند و خارج قسمت رادر رجیستر ax قرار می دهد و تمام بیت های خارج قسمت به جز آبیت اول را صفر می کند و از در bx قرار می دهد.

۳. محتويات رجیستر ax را بر ۸ تقسیم می کند و خارج قسمت رادر رجیستر ax و باقی مانده رادر رجیستر bx قرار می دهد.

۴. هیچ کدام



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: معماری کامپیوتر

و شته تحصیلی/ گد درس: مهندسی کامپیوتر(نرم افزار)، مهندسی فناوری اطلاعات(چندبخشی)، مهندسی کامپیوتر(گرافیک فناوری اطلاعات)، مهندسی فناوری اطلاعات(چندبخشی)، مهندسی کامپیوتر-نرم افزار(چندبخشی)، علوم کامپیوتر(چندبخشی)، مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۱۴۳ -، مهندسی مدیریت اجرایی(چندبخشی) ۱۱۱۵۱۹۱ -، علوم کامپیوتر ۱۱۱۹۰۱۰

-۲۳ در طراحی قالب دستورالعمل های یک کامپیوتر، ۴ بیت برای ثبات و دوفیلد ۱۵ بیتی برای آدرس وجود دارد. با توجه به قالب دستورالعمل، مشخصات این کامپیوتر چیست؟

۱. ۶۲۵۶ دستورالعمل مختلف، ۲ ثبات قابل استفاده توسط کاربر، و فضای ادرس حافظه ۳۲ کیلوبایت

۲. ۱۶ دستورالعمل مختلف، ۱۲۸ ثبات قابل استفاده توسط کاربر، و فضای آدرس حافظه ۶۴ کیلوبایت

۳. ۱۶ دستورالعمل مختلف، ۴ ثبات قابل استفاده توسط کاربر، و فضای آدرس حافظه ۳۲ کیلوبایت

۴. هیچکدام

-۴ یک پردازنده با مشخصات زیر پیاده سازی شده است :

- واکشی دستورات ۲ پالس ساعت به طول می انجامد .

- اجرای دستورات ۳ پالس ساعت به طول می انجامد .

- پردازنده در سرعت ۱۰۰ مگاهرتز کار می کند .

- ایجاد تغییرات زیر ممکن است :

الف) : انجام واکشی در یک پالس ساعت که باعث می گردد سرعت پردازنده به ۸۰ مگاهرتز کاهش یابد .

ب) : اجرای دستورات در دو پالس ساعت که باعث می گردد سرعت پردازنده به ۷۵ مگاهرتز کاهش یابد .

ج) : واکشی در ۳ پالس ساعت و اجرا در ۴ پالس ساعت که باعث می گردد سرعت تا ۱۵۰ مگاهرتز افزایش یابد .

چنانچه برنامه ای با تعداد دستور مشخص روی ساختارهای فوق اجرا شود کدام ساختار کمترین زمان اجرا را منجر می شود :

۱. ج ۲. ب ۳. الف ۴. الف و ب توأمً

-۲۵ کدام گزینه مزیت عمده کنترل ریز برنامه نویسی شده در مقابل پیکربندی سخت افزاری می باشد.

۱. تغییر پیکربندی سخت افزار برای عملیات متفاوت

۲. عدم تغییر پیکربندی سخت افزار برای عملیات متفاوت

۳. سرعت بیشتر

۴. سرعت بیشتر و تغییر پیکربندی سخت افزار برای عملیات متفاوت



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: معماری کامپیوتر

و شته تحصیلی/ گد درس: مهندسی کامپیوتر(نرم افزار)، مهندسی کامپیوتر(نرم افزار) کاردانی، مهندسی کامپیوتر(گرافیک) فناوری اطلاعات، مهندسی فناوری اطلاعات(چندبخشی)، مهندسی کامپیوتر-نرم افزار(چندبخشی)، علوم کامپیوتر(چندبخشی)، مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۱۴۳ -، مهندسی مدیریت اجرایی(چندبخشی) ۱۱۱۵۱۹۱ -، علوم کامپیوتر ۱۱۱۹۰۱۰

سوالات تشریحی

۱- سخت افزار مربوط به حافظه تداعیگر را به همراه یک سلول از آن بطور کامل رسم کرده و معادلات مدار انطباق را بنویسید.

۲- فلوچارت سیکل وقفه را در یک کامپیوتر پایه رسم کنید.

۳- در برخی از محاسبات علمی لازم است تا رابطه حسابی $(C_i + D_i)$ با دنباله ای از اعداد انجام شود یک پیکر بندی خط لوله با سه قطعه را برای انجام آن رسم کنید و محتوای تمامی ثبات های خط لوله را به ازاء آنها (به صورت جدول رسم کنید؟

۴- روش نگاشت مستقیم را در حافظه کش(نهان) با ذکر مثال توضیح دهید.




تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: معماری کامپیووتر

روش تحصیلی/ گذ درس: مهندسی کامپیووتر(نرم افزار)، مهندسی فناوری اطلاعات(چندبخشی)، مهندسی کامپیووتر(گردش فناوری اطلاعات، مهندسی فناوری اطلاعات(چندبخشی)، مهندسی کامپیووتر-نرم افزار(چندبخشی)، علوم کامپیووتر(چندبخشی)، مهندسی کامپیووتر(سخت افزار(چندبخشی ۱۱۱۵۱۴۳ -، مهندسی مدیریت اجرایی(چندبخشی) ۱۱۱۵۱۹۱ -، علوم کامپیووتر ۱۱۱۹۰۱۰)

- ۵- مدار زیر بخشی از کنترلر میکروپرداز یک کامپیووتر ساده برای کنترل نمودن رجیستر PC می باشد . معادله خروجی X مدار منطقی A که برای کنترل PC به کار می رود کدام است . کنترل های C_0 و C_1 و C_2 طبق جدول داده شده عمل می کنند .




دستور العمل	C_2	C_1	C_0
Branch if $Z=1$.	.	.
Branch if $Z=0$	1	.	.
Branch if $C=1$.	1	.
Branch if $C=0$	1	1	.
Next Instruction	.	.	1

معماري ترم اول ٩١ ٩٠

د	1
ج	2
ج	3
الف	4
الف	5
ب	6
د	7
ب	8
الف	9
ب	10
ب	11
ب	12
د	13
الف	14
د	15
الف	16
الف	17
الف	18
الف	19
ج	20
ج	21
ج	22
ج	23
الف	24
ب	25
الف	26
د	27
الف	28
الف	29
ج	30

با توجه به این که در ۴ بیتی $f = f_3f_2f_1f_0$ است با اداین مقادیر دری مطابق به وردی مدار داریم: f برابر $a-1$ است:



$$\alpha = 10000 = -16$$

$$\gamma = 11110000 = -16$$

عسان ۲۰۲ بین محتوای ۲ بیان با هر لبه پالس ساخته به کلی از بیان‌ها مستقل می‌شوند ولی ۳ لبه پیاپی مجموعاً محتوای دو بیان را

جایب جایی نکند:

$$t_0 = A \leftarrow A \oplus B$$

$$t_1 = B \leftarrow A \oplus B$$

$$t_2 = A \leftarrow A \oplus B$$

به طور کلی باید سازی یک سیستم نظرگاه k بیان n بیتی به قدرad MUX برابر n است.

آنرازه MUX برابر $k \times n$ بدليل وجود k خط دارد.

در صورت انتقاده از بافر به قدرad k عدد بافر n بیتی.

با توجه به مطلب دستورات تک آدرس برای بارگردان مقادیر LDA و ذخیره آن $\leftarrow STA$ داریم:

LDA x ; AC $\leftarrow M[x]$

STA z ; M[z] $\leftarrow AC$

LDA y ; AC $\leftarrow M[y]$

STA x ; M[x] $\leftarrow AC$

LDA z ; AC $\leftarrow M[z]$

STA y ; M[y] $\leftarrow AC$

جایب جاگردان مقادیر و محتویات دو خانه حاصله با آن دو داده:

	۱	۲	۳	۴	۵	۶
x	4			3		
y	3				4	
z	0		4			
AC	0	4		3		4

$$\lambda = AB^*C - D/C E/A + BF^* - + \quad \text{جبارت به صورت Postfix می‌توان نوشت:}$$

$$\lambda = (A^*B - C)/D + (C/E + A - B^*F) \quad \text{که با تبدیل جبارت پسوندی به میان‌نولی طریق:}$$

روشن‌های آرین دهی به طور خلاصه:

روشن‌صنفی: آرین در خود دستور است هنچ CMA (مکمل کردن AC)

روشن‌مغزی یا بلا سفل: که معلومند جزئی از دستور است.

روشن‌تباتی: معلومند در طبقه نسبت بلکه در یکی از شبات‌های CPU است.

روشن‌تباتی غیرمستقیم: درین روشن‌تباتی از CPU را مشخص می‌کند که آرین خود معلومند و نه خود معلومند، آن است.

روشن‌خواهایی: ابتدا آرین مؤثر بیدا می‌شود سپس R با یک جمع می‌شود.

روشن‌خوارکاهشی: درین روشن ابتدا از قدر R یکی لم که مورد رسیدن آرین مؤثر پیدا می‌شود.

روشن آرین رهی مستقیم: آرین مؤثر همان یعنی آرین دستور العمل است.

نماینده نوع می‌باشد:

۱- آرین دهی سنبی: نماینده بنایاد به نسبت آرین دستور اضافه می‌شود.

۲- ایندکس یا ساختن: شبات شافعی به نسبت آرین دستور اضافه می‌شود.

۳- شبات پایه: معمتایی یعنی شبات پایه به نسبت آرین دستور اضافه می‌گردد.

$$@999 = 141 \rightarrow \text{Index} = 6$$

جواب سوال:

$$\rightarrow 141 + 6 = 147 \rightarrow$$

$$R_1 = M[147]$$

$$\rightarrow \boxed{R_1 = 170}$$

(آزاد ۷۷)

سوال ۸. کسری سوال نزینه (ب) است که البته بالذینه (ج) ببراسن که هردو غلط هستند.

A و B خرمی MUX هستند در نتیجه 32 بیت هستند.

C و D خطوط انتخاب MUX هستند که با یکی از 4 حالت را انتخاب کنند، در نتیجه 2 بیتی هستند.

E خط انتخاب ورودی دیلدر است و چون 4 شبات وجود دارد به دیلدر 4x2 احتیاج است در نتیجه:

F 2 بیتی است و E 4 بیتی می‌باشد.

جواب صحیح در نهایت برابر: 32, 32, 2, 2, 2, 2, 4 است که البته در هیچ‌کدام از نزینه‌ها نهایت باشد.

با وجود ب این نکته که مقدار ۰ سی تواند ۵ یا ۱ باشد داریم:

$$\text{۱} \quad f = A + B = \text{خوبی میع کننده اول (بالا)} \rightarrow ۰$$

$$\text{۲} \quad f = S = A + B + \bar{C} + 1 = A + B - C \quad (\text{پاسن}) \rightarrow ۰$$

$$\text{۳} \quad f = A + \bar{B} + 1 = A - B \quad (\text{بالایی}) \rightarrow ۱$$

$$\text{۴} \quad f = S = A - B + C \quad (\text{ریشه}) \rightarrow ۱$$

جواب در صفحه ۲۸۲ - ۲۸۳ - ۲۸۴ شود - عبارت مورس مانو ترجمه بپیدنام.

در فرآب به روش برت تعداد n حا برای تعداد بیت‌های خوب کننده می‌باشد و تعداد میع و تغیرات نیز برابر تغییرات در آن است.

برای حل این سوال به صورت شمرده سی توان به روش زیر عمل کرد:

$$\begin{array}{l} \text{فرآب شونده} \rightarrow ۵ \\ \times \quad Q \rightarrow \text{فرآب کننده} \\ \hline A : Q \rightarrow \text{حاصل} \end{array}$$

روش فرآب بوت برای فرآب ۲ دور در سیستم مکمل ۲ استفاده می‌شود:

$$B = (101110)_2 \rightarrow -18$$

$$Q = (1100111)_2 \rightarrow -13$$

$$A = (0000000)_2 \rightarrow \text{در ابتدا به صورت پیشفرض هاست.}$$

$$Q_{-1} = 0$$

$$\bar{B} + 1 = (010010) = 18$$

* Q_0 : در ابتدا به صورت پیشفرض ۰ است و در حاصل بعد حاصل از بیت خوبی عمل شیفت منطبق با راسن (ashr) است.

* Q_0 : کم از شترین بیت عدد فرآب کننده می‌باشد.

* SC : شونده n بیتی که n تعداد بیت‌های عدد فرآب کننده است (تعداد مراحل عمل فرآب).

برای تستینیون عملیات مناسب از سمع راست مقدار $A - Q$ را در نظر گیریم و مطابق جواب زیر عملیات مناسب را انتخاب می‌کنیم.

Q	Q_{-1}	عملیات
۱	۰	$\rightarrow ash\ r \quad A : Q$
۰	۱	$\left\{ \begin{array}{l} A : A + B \\ ash\ r \quad A : Q \end{array} \right.$
۱	۰	$\left\{ \begin{array}{l} A : A + \bar{B} + 1 \\ ash\ r \quad A : Q \end{array} \right.$
۱	۱	$\rightarrow ash\ r \quad A : Q$

حالات ۱: اگر تعداد $A - Q$ به صورت (۰۰۰) بود سیفیت ($A : Q$)

حالات ۲: اگر تعداد $A - Q$ به صورت (۱۰۰) بود

ابتدا عمل میع ($A + B$) و بعد عمل میفیت ($A : Q$)

حالات ۳: اگر تعداد به صورت (۱۱۰) بود ابتدا تغیرات به صورت

($A + \bar{B} + 1$) و بعد سیفیت.

حالات ۴: نهیمه به حالت اول است.


		A	B	Q-1
0		$A \leftarrow A + \bar{B} + 1$	010010	110011 0
	$Q, Q-1 : 10$	ashr AQ	001001	011001 1
1	$Q, Q-1 : 11$	ashr AQ	000100	101100 1
2	$Q, Q-1 : 01$	$A \leftarrow A + B$	110010	101100 1
		ashr AQ	111001	010110 0
3	$Q, Q-1 : 11 \rightarrow$	ashr AQ	111100	101011 0
4	$Q, Q-1 : 10 \rightarrow$	$A \leftarrow A + \bar{B} + 1$	001110	101011 0
		ashr AQ	000111	010101 1
5	$Q, Q-1 : 11 \rightarrow$	ashr AQ	000011	101010 1

$$AQ: 000011101010 = +234 \checkmark$$

$$-18 \times (-13) = 234 \checkmark$$

* یادآوری: بین عملهای سینفت:


۳ نوع سینفت وجود طرد: ط منطقی ۲ جزئی ۳ حسابی



* سینفت حسابی یک عدد دو رسانی دلاخت دار را به چپ یا به راست سینفت می دهد.

* سینفت حسابی به چپ یک عدد دو رسانی دلاخت دار را در 2 ضرب می کند.

* سینفت حسابی به راست یک عدد دو رسانی دلاخت دار را به 2 تقسیم می کند.




$$\begin{array}{r}
 a_1 \quad a_0 \\
 b_2 \quad b_1 \quad b_0
 \end{array}
 \quad \text{میک مثال ساده:} \quad
 \begin{array}{l}
 \text{میک در در ۲ بیتی در ۳ بیتی} \\
 \hline
 a_1 b_0 \quad a_0 b_0
 \end{array}$$

ب تعداد $2^4 \times 16 = 384$ یعنی 384 بت AND میک است
24-1 عدد میک کنده 16 بیتی میک است

$$a_1 b_1 \quad a_0 b_1$$

$$a_1 b_2 \quad a_0 b_2$$

b.



در میک کنده خود با ساختار اراته سوده یک میک کنده BCD را تسلیم می کنند اگر هر چهاری میک کنده بالایی از عدد ۹ (۰۰۰۱) بیشتر سود ۶ واحد بیان اضافه می گردد (مخصوصاً کنده این حالت یک بدن خط Carry out احت) .

$$\begin{array}{r}
 3750 \\
 4760 \\
 \hline
 1 \quad 3510
 \end{array}$$

$$\rightarrow t_p = \max(t_{ij}) + t_L = 64 + 1 = 65 \text{ ns}$$

$$\rightarrow (4+n-1)65$$

$$\rightarrow n(64 + 28 + 23 + 34 + 36) = 190 \text{ ns}$$

$$S_{\max} = \frac{t_n}{t_p} = \frac{190}{65} = 2.92 \rightarrow \text{حداکثر ارتاکن میک} \rightarrow$$

هیچ لازم نیست جون دستور ار ۲ و همین ۳، ۲ باستثنی نوارند.

جون درودی Select برابر ۲ (۵۰) می باشد، در حالی پلکسر متدار C (نهان) به حوزه منتقل می شود آگر $R_2 \geq R_1$ باشد، متدار این نهان بیل بوده و مخط CAR در Load مطالعه شده و متدار ۳۶ به آن وارد می گردد آگر متدار نهان و باشد خط Inc مطالعه شده و متدار CAR که ۲۰ می باشد بیل واحد انتراپیس می باشد


$$t_1 + (1-h_1)t_2 + (1-h_1)(1-h_2)t_3 \\ = 1 + 0.1 \times 10 + 0.1 \times 0.15 \times 100 = 2 + 5 = 7 \text{ ns}$$

روشن نگاشت تدا عبارت مجموعه ای set - Associative - Mapping - صر ۴۶۹ سایت معماری رومین سیدنام - سرین نو
تعداد کلمات حافظه اصلی 2^m تعداد کلمات در هر بلاک 2^w

کعن در مجموع می تواند 2^c کلمه از حافظه اصلی را در خود جای دهد و نگاشت c -way - w بافرض $k = 2^t$ را در نظر بگیریم:

$$\frac{2^c}{2^w} = 2^{c-w}$$

$$\frac{2^{c-w}}{2^t} = 2^{c-w-t}$$



حل سوال: جون از روشن $c=2$ است، در نتیجه هر ۲ بلاک سیکل بیل set را در هنوز یعنی حافظه کعن بیناً ۴ set دارد

$$1 \text{ set} = 2 \text{ block} \rightarrow \text{set} = \frac{8}{2} = 4 \rightarrow \underline{\text{set}} = \underline{\text{تعداد سیکل های مملا}} = 2$$

$$1 \text{ block} = 8 \text{ word} \rightarrow \underline{\text{word}} = \underline{\text{تعداد سیکل های برای یک بلاک}} = 8$$

تعداد سیکل های آرین ۹ بیت است (جون حافظه اصلی دارای ۲ بلک اسیت که هر بلک ۳ کلمه دارد یعنی بیٹا ۹ کلمه دارد

$$\underline{\text{tag}} = \underline{\text{تعداد سیکل های برای کعن}} = 9 - (3+2) = 4$$

در نتیجه داریم:

سؤال ۲۰ (آغاز - ۷۷)

نرخینه ۵۱

شکل صفحه ۴۹ کتاب هر بوط به یک طبقه از آنرا می‌دانیم دهی زیرینه‌ای

* پاره‌قی متغیره را صفحه ۸۶ → انتقال زیرینه‌ای : Daisy-chaining

سؤال ۲۱ (IT-۸۵)

نرخینه ۵۲

سازه داده با وسائل جانبی به سه طبقه زیراکان نزیراست :

- ۱ I/O Programmed → I/O برنامه نویسی سده
- ۲ I/O Interrupted → I/O بدریقه وقوع
- ۳ DMA I/O سه دستیابی مستقیم به حافظه

حالت اول : انتقال داده تحت کنترل برنامه مستلزم نظارت مدارم CPU بر دستگاه جانبی است . به معنی آغاز انتقال ، CPU باید بر حصار راسخ نظارت کند تا ببیند چه وقت می‌تواند دوباره انتقال را انجام دهد .

در این درست ، CPU به طور دائم در حال بررسی می‌باشد تا حضور داده اعلام شود و این امر باعث هر رفت و میت ۲۵ خواهد شد که از معایب این درست است .

حالت دوم : بدای جلوگیری از اتفاق وقوع می‌توان از امکانات وقوع و غرمان حای خوبی بدای اطلاع به حصار راسخ استفاده کرد لازم آن نداشت که بحثتم وجود داره از طریق رسیله جانبی یعنی تقاضای وقوع حادث کند .

در این درست بدلت آمدن آمیزین برنامه سریع I/O (آمیزین انتقال) ب ۲ صورت معلم است :

الف) وقوع برواری : هنچو وقوع وقوع هنوز اطلاعات هر بوط به عمل پوش را معین می‌کند این اطلاعات را برطریق وقوع کوئید .

ب) وقوع غیر برواری : در این حالن آمیزین پوش هنچو موقع وقوع وقوع مکان قابلی از حافظه است و هم وقوع هاین وقوع میگذرد درین .
+ باید وقت شود پردازه در این حالن بدای سریع دارن ب ۱۵ آن درگیر عملیات است بدای بدای کوئید و میعنی I/O درگیر عملیات آن I/O نیست .

حالت سوم : دستیابی مستقیم به حافظه (DMA) حصار راسخ داره را از طریق نزدیکه حافظه سازد می‌کند .

CPU انتقال را با تعلیم آمیزین سریع بدای راسخ و تعداد کلها لازم بدای انتقال آغاز نموده رسپس بدای انجام سایر کارها بسیاری دنایر .

گزینہ ج)

در مبنای ۲ عددی بر ۸ بخش نویراسن که ۳ بیت سمعت راست آن صفر باشد و در ارع آن ۴ بیت با مینمازو هی باشد.

به طور مثال: با مینمازو هی عدد ۱۱۱۱۰۵۰ بر ۸ برابر ۳ بیت راست یعنی ۰۵۰ هی باشد.

بنابراین مورد نظر شما بار α را به سمعت راست سیفیت می دهد. هر مینیفت به واسطه مکاری تقسیم بر ۸ است پس α بر ۸ تقسیم شده و خارج قسمت در α هی ماند.

با α و b در $a = b \text{ and } \alpha$ و ۷ شما بیت سمعت راست α (همان α است) یعنی با مینمازو هی محاسبه شده و در α عبارت می شود.

گزینہ ج)

4	2	15	15
opcode	reg	Add1	Add2

تعداد دستورات $t_f = 2^2 = 4$ ، تعداد بیانات $t_e = 2^4 = 16$ و فضای آریز دهی $2^{15} = 32K$ است.

گزینه اف)

$$t_f = 2 \times \frac{1}{100} = 0.02 \mu s = 20 ns$$

$$t_e = 3 \times \frac{1}{100} = 0.03 \mu s = 30 ns$$

زمان راسی t_f

خط

$$1) t_f = 1 \times \frac{1}{80} = 0.0125 \mu s = 12.5 ns$$

$$t_e = 3 \times \frac{1}{80} = 0.0375 \mu s = 37.5 ns \rightarrow t_{f+e} : 50 ns$$

زمان اجرا t_e زمان مل : $t_f + t_e$

۰۰

$$2) t_f = 2 \times \frac{1}{75} = 0.026 \mu s = 26.7 ns$$

$$t_e = 2 \times \frac{1}{75} = 0.026 \mu s = 26.7 ns \rightarrow t_{f+e} : 53.4 ns$$

۰۰

$$3) t_f = 3 \times \frac{1}{150} = 0.02 \mu s = 20 ns$$

$$t_e = 4 \times \frac{1}{150} = 0.0267 \mu s = 26 ns \rightarrow t_{f+e} : t = 46.7 ns$$

کمترین زمان

گزینه ب)



سوال ۱) ص ۶۴۱ ۶۵۹

سوال ۲) ص ۱۰۰

سوال ۳) تعریف ثوابت معلم ۹

سوال ۴) ص ۶۴۱ ۶۴۴

سوال ۵)



		C_2	C_1	C_0	Z	C	عملیات	پردازه ب جدول سوال داریم:
B if $Z=1$	0	0	0	0	0	X	$\rightarrow PC \leftarrow PC + 1 \rightarrow Z=1 \rightarrow (\bar{C}_2 \bar{C}_1 \bar{C}_0 \bar{Z})$ ۱	
	0	0	0	1	1	X	$\rightarrow PC \leftarrow ADR \rightarrow Z=0$	
B if $Z=0$	1	0	0	0	0	X	$\rightarrow PC \leftarrow ADR \rightarrow Z=0$	
	1	0	0	1	1	X	$\rightarrow PC \leftarrow PC + 1 \rightarrow Z=1 \rightarrow (\bar{C}_2 \bar{C}_1 \bar{C}_0 Z)$ ۲	
B if $C=1$	0	1	0	X	0	0	$\rightarrow PC \leftarrow PC + 1 \rightarrow Z=1 \rightarrow (\bar{C}_2 \bar{C}_1 \bar{C}_0 \bar{C})$ ۳	
	0	1	0	X	1	1	$\rightarrow PC \leftarrow ADR \rightarrow Z=0$	
B if $C=0$	1	1	0	X	0	0	$\rightarrow PC \leftarrow ADR \rightarrow Z=0$	
	1	1	0	X	1	1	$\rightarrow PC \leftarrow PC + 1 \rightarrow Z=1 \rightarrow (\bar{C}_2 C_1 \bar{C}_0 C)$ ۴	
NEXT Ins.	0	0	1	d	a	a	$\rightarrow PC \leftarrow PC + 1 = Z=1 \rightarrow (\bar{C}_2 C_1 C_0)$ ۵	

منبع عبارت برست اهدو اور گلشم.

$$\bar{C}_1 \bar{C}_0 \bar{Z} + C_2 \bar{C}_1 \bar{C}_0 Z + \bar{C}_2 C_1 \bar{C}_0 \bar{C} + C_2 C_1 \bar{C}_0 C + \bar{C}_1 \bar{C}_0 C$$

$$\bar{C}_1 \bar{C}_0 (\bar{C}_1 \bar{Z} + C_2 Z) + C_1 \bar{C}_0 (\bar{C}_2 \bar{C} + C_2 C) + C_0 \bar{C}_1 \bar{C}_0$$

$$\begin{cases} x \oplus y = x'y + xy' \\ x \odot y = x'y + xy \end{cases}$$

بداندی

$$\begin{aligned} (x'y + xy')' &= x'y + xy' = x \oplus y \\ (x \odot y)' &= (x \oplus y) \end{aligned}$$

$$\bar{C}_2 \bar{Z} + C_2 Z = C_2 \oplus Z = (\bar{C}_2 \oplus Z)$$

$$\bar{C}_2 \bar{C} + C_2 C = C_2 \odot C = (\bar{C}_2 \odot C)$$

$$\bar{C}_1 \bar{C}_0 (\bar{C}_2 \oplus Z) + \bar{C}_0 C_1 (\bar{C}_2 \odot C) + C_0 \bar{C}_1 \bar{C}_0$$